25k-50k 北京海淀 / 5人
1. 完成团队负责人安排的工作任务，及时向团队负责人汇报工作状态及任务进度；
2. 负责编写验证策略；
3. 负责编写验证计划、开发验证平台、设计验证用例；
4. 负责EDA平台下的模块级验证，编写验证报告，跟踪问题闭环；
5. 负责分析、提升和统计验证覆盖率；6. 负责 FPGA 原型验证平台下的逻辑验证，编写验证报告，跟踪问题闭环；
7. 负责布局布线后仿真验证，编写验证报告，跟踪问题闭环；
8. 协助完成数字电路的 IP 化工作。
1.从事FPGA开发或IC设计3年以上（优先）；
2.有以太网（交换机或MAC或PHY）的开发经验（优先）；
3.有ZYNQ开发经验，熟悉AXI4、AXIStream设计及开发流程；
4.熟练掌握verilog语言，具有独立IP开发能力；
5.能独立进行IP的测试和验证工作；
6.熟练使用Vivado、modelsim等开发工具；
7.具有TSN、TTE、AFDX、EPA等开发经验的优先。